28. 指令速度列表（PPlain和PMMX）

28.1 整型指令

注释：

操作数:

r = 寄存器（register）， m =
内存（memory）， i = 立即数（immediate data）， sr = 段寄存器（segment register）

m32 = 32位内存操作数（32 bit memory operand）， 等等。

时钟周期：

表上列出的是最小值。 cache失效，未对齐和异常都可能会大幅增加时钟周期。

配对：

u =
可在u管道配对， v = 可在v管道配对， uv = 可在任何管道配对， np = 无法配对（not pairable）。

注:

a)在PPlain上，这条带0FH前缀的指令花一个额外的时钟周期解码，除非前面是一条多时钟指令（见第12章）。

b)带FS和GS的版本有一个0FH前缀。见注a。

c)带SS，FS和GS的版本有一个0FH前缀。见注a。

d)带两个操作数且没有立即数的版本有一个0FH前缀。见注a。

e)见第22章

f)只有寄存器是累加器时才能配对。见26.14节。

g)对于重复前缀的解码需要一个额外的时钟周期，除非前面是一条多时钟指令（比如CLD。见第12章）。

h)仿佛像是对累加器的写操作那样配对。见26.14节。

i) 如果SP能被4整除，那么是9。见10.2节

j)在PPlain上，权限值是6或者实模式，非权限值是11?，在虚拟模式?下发生错误。在PMMX上：分别是8和13个时钟。

28.2 浮点指令

注释:

r =
寄存器（register）， m = 内存（memory）， m32 = 32位内存操作数（32 bit memory operand）， 等等。

时钟周期：

表上列出的是最小值。 cache失效，非规格化的操作数，未对齐和异常都可能会大幅增加时钟周期。

配对:

+ =
可以和FXCH配对， np = 不能和FXCH配对。

i-ov:

可以和整形指令重叠。i-ov = 4，意味着最后的4个时钟可以与后续并发的整形指令重叠。

fp-ov:

可以和浮点指令重叠。 fp-ov = 2
意味着最后的2个时钟可以与后续并发的浮点指令重叠（这里，WAIT也看作是一条浮点指令）。

注:

m)
待存的值需要提前一个时钟准备好

n) 如果重叠的指令也是FMUL指令，那么是1

o) 不能和整型指令重叠。

p)
对于24位，53位，64位精度，FDIV分别需要19，33，39个时钟周期。FIDIV还要多花3个周期。精度由浮点控制字的8-9位指定。

q) 前4个周期可以与前面的整型指令重叠。见26.7节。

r) 给出的时钟数是对典型情况而言。罕见情况下可能更快，极端情况下可能更慢。

s) 如果输出结果为FST，FCHS或FABS所用，那么可能要多用3个周期以上。

28.3 MMX指令（PMMX）

MMX指令的速度列表就不需要了。 因为除了MMX乘法指令需要3个周期外，其它指令都是1个时钟周期。
MMX乘法指令可以被重叠并流水化，从而获得每个时钟1个乘法的吞吐率。

EMMS指令本身只花1个时钟。
但在EMMS之后的第一条浮点指令要额外花去大约58个时钟，在浮点指令后的第一条MMX指令要额外花去大约38个时钟。
在PMMX上，在EMMS之后的MMX指令没有惩罚（但在PII和PIII上有小的惩罚）。

在MMX指令中用内存操作数没有惩罚，因为在流水线中，MMX运算单元比读取单元慢一步。
但当你把一个MMX寄存器的数据存入内存或32位寄存器时可能会有惩罚：数据必须提前一个时钟准备好。这与浮点存数指令类似。

除了EMMS外，所有MMX指令都是在任何管道可配对的。
MMX指令的配对规则在第10章中描述。