《CPU》专题

根据我所读到的，CPU可以重新排序指令的执行，而内存屏障可以防止指令从之前到之后以及从之后到之前的重新排序。 但有一点我不确定。假设我有以下指示： 假设CPU决定在存储x之前执行存储y。 CPU是如何做到这一点的，它是否完全忽略并首先执行？还是发生以下情况？： 存储x已执行，但未立即完成（将变为挂起） 所以基本上，这给人一种“错觉”，指令是无序执行的，即使没有，也只是无序完成。 我问这个问题是为了

我正试图确切地理解什么是记忆障碍。根据我目前所知，使用内存屏障（例如：mfence）来防止指令从之前到之后和从之后到之前的重新排序。 这是正在使用的内存屏障的一个示例： 现在我的问题是：mfence指令是否只是一个指示CPU以何种顺序执行指令的标记？或者，它是CPU实际执行的指令，就像它执行其他指令一样（例如：）。

由于它的TSO内存模型，x86保证了所有存储的总订单。我的问题是是否有人知道这是如何实际实现的。 我对这四道围墙的实施情况印象很好，因此我可以解释当地秩序是如何得以维持的。但这四道栅栏只会给程序下达命令；它不会给你TSO（我知道TSO允许旧的商店跳转到新的货物前面，所以隐式地只需要4个Geofence中的3个）。 单个地址上所有内存操作的总顺序是一致性的责任。但我想知道Intel（特别是Skyla

我读过一篇2006年的文章，内容是关于CPU如何对整个一级缓存线进行操作，即使在您只需要对一级缓存线所包含内容的一小部分进行操作的情况下（例如，加载一整条一级缓存线以写入布尔变量显然是过分了）。本文鼓励通过以一级缓存友好的方式管理内存进行优化。 假设我有两个int变量，它们恰好在内存中是连续的，在我的代码中，我连续写入这两个变量。 硬件是否将我的两个代码操作合并为单个l1行上的一个物理操作（假设C

据我所知，当CPU推测性地执行一段代码时，它会在切换到推测分支之前“备份”寄存器状态，这样，如果预测结果错误（导致分支无效），寄存器状态将安全恢复，而不会损坏“状态”。 所以，我的问题是：推测执行的CPU分支可以包含访问RAM的操作码吗？ 我的意思是，访问RAM不是一个“原子”操作——如果数据当前不在CPU缓存中，一个简单的操作码从内存中读取可能会导致实际的RAM访问，从CPU的角度来看，这可能是

我有一个基于java的应用程序要在ubuntu上运行，为了从服务器开始并保持它的活力，我编写了一个upstart脚本。 问题是启动了upstart服务，它消耗了100%的cpu，这个应用程序有很多线程，只有一个线程很高。 请注意，从命令行启动java应用程序不会出现此问题。 非常感谢。

关于如何构建CPU指标的可视化和洞察力的小问题。 我有一个Spring Boot Webflux应用程序，没什么特别的。我带来了执行器，千分尺和普罗米修斯依赖。 谢谢你。

我知道JVM内存模型是为cpu的最小公分母而设计的，因此它必须假设JVM可以运行的cpu的最脆弱的模型（例如ARM）。 现在，考虑到x64具有相当强大的内存模型，假设我知道我的程序只能在64位x86 CPU上运行，我可以忽略哪些同步实践？当我的程序通过虚拟化运行时，这也适用吗？ 示例： 众所周知，JVM的内存模型需要同步对long和double的读/写访问，但可以假设其他32位原语（如int、fl

我试图利用Ubuntu 16.04上的崩溃安全漏洞，英特尔酷睿-i5 CPU上的未修补内核4.8.0-364300M。 首先，我使用内核模块将机密数据存储在内核空间的一个地址： printk语句给我秘密数据的地址。 然后，我尝试访问此位置的数据，并在下一条指令中使用它缓存数组的元素。 当执行无序执行时，我希望CPU继续并在索引处缓存数组元素（数据*4096 DELTA）。在此之后，执行边界检查并抛

在单处理器（UP）系统中，只有一个CPU内核，因此一次只能执行一个线程。这个执行线程是同步的（它获取队列中的指令列表并逐个运行）。当我们编写代码时，它会编译为一组CPU指令。 我们如何在UP机器上的软件中具有异步行为？一切不都是按照操作系统选择的固定顺序运行的吗？ 即使是无序执行的CPU也会产生按程序顺序运行指令的假象。（这与系统中其他内核或设备观察到的内存重新排序不同。在UP系统中，运行时内存重

我需要实现前缀和算法，并且需要它尽可能快。 Ex： 应给出： 有没有办法使用SSE SIMD CPU指令做到这一点？ 我的第一个想法是递归地并行求和每对，直到所有求和都像下面这样计算出来！ 为了使算法更清楚一点，不是最终输出，而是用于计算输出。

我们知道，Intel CPU在端口0上的非完全流水线除法执行单元上执行整数除法和FP div/sqrt。我们从IACA输出、其他已发表的资料和实验测试中了解到这一点。（例如。https://agner.org/optimize/) 但是FP和integer是否有独立的分隔符（仅竞争通过端口0的调度），或者如果一个是integer，另一个是FP，交错两个div吞吐量受限的工作负载是否会使其成本几乎呈

我正在寻找一种公式/方法来衡量一条指令的速度，或者更具体地说，按CPU周期给每条指令一个“分数”。 以下面的汇编程序为例， 以及以下Intel Skylake信息： mov r，m：吞吐量=0.5延迟=2 Mov m， r：吞吐量=1延迟=2 nop：吞吐量=0.25延迟=非 inc：吞吐量=0.25延迟=1 我知道程序中的指令顺序在这里很重要，但我希望创建一些不需要“精确到单个周期”的通用指令

维基百科， 中断是硬件或软件向处理器发出的信号，指示需要立即注意的事件。中断向处理器发出高优先级警报，要求中断处理器正在执行的当前代码。处理器通过暂停其当前活动、保存其状态并执行一个称为中断处理程序（或中断服务例程，ISR）的函数来响应，以处理事件。 上面写着硬件控制器通知cpu。我搞不清楚通知的过程。 cpu在哪里看到中断的存在？程序计数器指针是否被覆盖？cpu如何决定停止当前任务的执行？cpu

--通过将状态后端从文件系统更改为rocksdb解决了问题-- 在AWS EMR上运行Flink 1.9。Flink应用程序使用动觉流作为输入数据，另一个动觉流作为输出。最近，检查点大小已增长到1GB（由于数据量增加）。有时，在尝试执行检查点的过程中，应用程序开始利用整个处理器资源（一天发生几次） 指标： LA（具有作业/任务管理器的emr ec2核心节点） 运行循环时间-运动消费者 每次提取的记