Cortex-A57能否双重发布128位neon指令？

Question

《Cortex-A57优化指南》指出，对128位矢量数据进行操作的大多数整数指令都可以双重发出（第24页，整数基本F0/F1，逻辑F0/F1，执行吞吐量2）。

然而，在我们的内部（合成）基准测试中，吞吐量似乎仅限于1条128位neon整数指令，即使有大量可用的指令并行性（编写基准测试的目的是测试128位neon指令是否可以双重发出，所以这是我们要注意的）。当将50%128位指令与50%64位指令混合使用时，我们能够实现每个时钟1.25条指令（只有neon整数arith，没有加载/存储）。

在使用128位ASIMD/Neon指令时，是否必须采取特殊措施以获得双问题吞吐量？

谢谢克莱门斯

Answer 1

在实代码中，并非所有指令结果都将写入寄存器文件，而是通过转发路径。如果在代码中混合使用依赖指令和独立指令，则可能会看到更高的IPC。

A57优化指南指出，对于乘法累加指令链，延迟转发会发生，因此，类似这样的情况可能会出现双重问题。

.loop
    vmla.s16 q0,q0,q1
    vmla.s16 q0,q0,q2
    vmla.s16 q0,q0,q3
    vmla.s16 q4,q4,q1
    vmla.s16 q4,q4,q2
    vmla.s16 q4,q4,q3
    ...etc

Answer 2

根据ARM支持，原因似乎是NEON寄存器文件仅支持3个64位写入端口。

因此，尽管NEON ALU能够处理2x128位向量，但寄存器文件无法使用结果......多么（非常）奇怪的设计方案。