如何减轻“英特尔jcc勘误表”对gcc的影响？

Question

如果我有一个受“英特尔jcc勘误表”约束的芯片，我如何在gcc中启用缓解措施（调整分支位置以避免出现问题的对齐），以及哪个gcc版本支持它？

Answer 1

按编译器：

• GCC:Wa，-mbranches-within-32B-边界

GNU工具链在汇编器中进行缓解，使用as-mtrands-venin-32B-边界，这使得（GAS手册：x86选项）：

• 恶意分支边界=32（关注32字节边界）。除了手册上说这个选项取指数，而不是2的直接幂，所以很可能它实际上是<代码>。。。边界=5
• 恶意分支=jcc fused jmp（默认不包括任何调用ret间接
• 恶意分支前缀大小=5（每个insn最多5个段前缀）

因此，相关的GCC调用是GCC-Wa，-mbranches-within-32B-bounders，不幸的是，GCC-mtune=skylake不能启用此功能。

GAS的策略似乎是在最后一个校准指令（例如，.p2align）之后或在最后一个可在32B边界之前结束的jcc/jmp之后尽早进行pad。我想最终可能会在外部循环中填充，在内部循环之前或之后，可能会帮助它们适应更少的uop缓存线？（Skylake还禁用了LSD循环缓冲区，因此跨两条uop缓存线的微小循环拆分最多可以在每次迭代中运行2个周期，而不是1个周期。）

它可能会导致大量使用长宏融合跳转的填充，例如使用fstack protector strong，最近GCC使用sub-rdx，QWORD PTR fs:0x28（早期GCC使用xor，即使在Intel上也无法融合）。这是子jnz总共11个字节，因此在最坏的情况下可能需要11个字节的CS前缀才能将其移动到新32B块的开头。显示其前面INSN中8个CS前缀的示例：https://godbolt.org/z/n1dYGMdro

GCC不知道指令大小，它只打印文本。这就是为什么它需要气体来支持像<代码>这样的东西。p2align 4，，10如果需要少于10字节的填充，则按16对齐，以实现它想要使用的对齐启发式。（通常后跟.p2align 3以无条件地按8对齐。）

as有其他默认情况下不启用的有趣选项，如优化手写asm的Os，如mov$1，%rax=

也像-msse2avx总是使用VEX前缀，即使助记符不是v...，-mfading-as-lock-add=yes将mford组装成lock addl$0x0，（%rsp），甚至-Momit-lock-prefix=yes可用于为单处理器系统构建std::atomic代码。

as还具有CPU功能级别检查功能，例如，3月=znver3或。arch指令。和-mtune=CPU，尽管IDK知道它的作用。也许制定NOP策略？