以太网媒体独立接口管理控制导致“链路中断”

Question

我正在为Digilent Nexys4板（artix7 FPGA）开发以太网驱动程序。我已经编写了一个VHDL组件来与MDIO协议中的LAN8720A PHY通信。它工作得很好，当我发送一个帧要求写入寄存器时，我可以读取我写的值。但是当我要求读取基本状态寄存器时，它会返回一个链路关闭状态。

这意味着以太网链路中断，我无法发送以太网帧。我完全不知道为什么我有链路中断状态。即使我启用了自动协商，在自动协商结束后，当我尝试发送帧时，我也有链路中断状态。

有人知道为什么会这样吗，也许我该怎么解决这个问题？

谢谢。

编辑：这似乎是因为 LAN8720A 的DATA_VALID信号。有谁知道如何将信号设置为“1”？

EDIT2:为了更精确，DATA_VALID是LAN8720A的内部信号。它用于上拉或下拉状态寄存器的链路状态位。

Answer 1

我找到了一个解决问题的方法：我没有尊重帧间时间。现在我尊重帧间时间，链接状态不会下降，而是保持上升。虽然帧仍然没有发送，但这是向前迈出的一大步。