f32c 是可重定向的，标量的，流水线的32位处理器核，其可以执行RISC-V或MIPS指令集的子集。它在参数化VHDL中实现，其允许具有不同面积/速度权衡的合成，并且包括分支预测器，异常处理控制块和可选的直接映射高速缓存。 RTL代码还包括诸如多端口SDRAM和SRAM控制器，具有复合（PAL），HDMI，DVI和VGA输出的视频帧缓冲器，具有用于精灵和窗口的简单2D加速，浮点向量处理器，SPI，UART，PCM音频，GPIO，PWM输出和定时器，以及为各种制造商的众多流行FPGA开发板定制的胶合逻辑。
在合成整数基准中，内核以存储在片上块RAM中的代码和数据产生3.06 CoreMark / MHz和1.63 DMIPS / MHz（1.81 DMIPS / MHz，功能内联）。当配置为16 KB指令和4 KB数据高速缓存，并且代码和数据存储在外部SDRAM中时，内核产生2.78 CoreMark / MHz和1.31 DMIPS / MHz。
包括定时器和UART的性能优化的f32c SoC仅占用1048个6输入LUT，同时仍然能够在最紧凑配置（仅消耗697（649个逻辑加48个存储器）LUT）下合成时执行gcc生成的代码。
可配置选项包括：
-
C_arch RISC-V或MIPS ISA
-
C_big_endian总线端
-
C_mult_enable合成乘法单位
-
C_branch_likely支持分支延迟时隙取消
-
C_sign_extend支持符号扩展指令
-
C_movn_movz支持条件移动指令
-
C_ll_sc支持原子读 - 修改 - 写构造
-
C_branch_prediction合成分支预测器
-
C_bp_global_depth全局分支历史跟踪大小
-
C_result_forwarding合成结果旁路
-
C_load_aligner合成加载对齐器
-
C_full_shifter pipelined而不是迭代移位器
-
C_icache_size指令高速缓存大小（0到64 KB）
-
C_dcache_size数据高速缓存大小（0到64 KB）
-
C_debug综合单步调试模块
-
C语言学习笔记 前言 最近、花几天时间学习了C语言，不难、指针概念卡我大半天，水平也只是看得懂基本代码。打算玩一个操作系统（汇编+C）来提高自己的C语言水平。 一、位容器 万物都是容器，容器的符号是U，对象就是单个容器的泛称。一切皆对象，具有某些相同属性特征的对象归纳成类。对象（Object）是类（Class）的一个实例（Instance），类是对象的模板。如果将对象比作房子，那么类就是房子的蓝图
-
__extension__ static __inline float32x4_t __attribute__ ((__always_inline__)) vmulq_lane_f32 (float32x4_t __a, float32x2_t __b, const int __lane) { return __a * __aarch64_vget_lane_f32 (__b, __lane)
-
void arm_cfft_f32( const arm_cfft_instance_f32 * S, float32_t * p1, uint8_t ifftFlag, uint8_t bitReverseFlag); arm_cfft_instance_f32 * S是一个结构体指针这个结构体包含FFT运算的旋转因子和位反转表，就相当于一个常量，我们不用去管它。 floa
-
ARM CMSIS DSP库函数arm_sin_cos_f32的BUG 王强 2016-05-10 本人从事电力电子产品的研发，使用的是STM32F4系列的CPU，带浮点运行，进行park变换或逆变换的时候，需要用到sin和cos，为了方便就采用了arm_sin_cos_f32这个函数。 本文为原创，未经作者允许不得转载。 1. BUG发现 输出的电流会突然出现一个很大负向电流，已经在PC
-
/* ---------------------------------------------------------------------- * Copyright (C) 2010-2013 ARM Limited. All rights reserved. * * $Date: 17. January 2013 * $Revision: V1.4.1 * * Project: CMSIS
-
CMSIS-DSP库是ARM提供的一个用于STM32工程实现矩阵计算的C语言函数库。 arm_mat_init_f32函数求矩阵的逆会出现问题的原因与库函数中生成矩阵的方式有关。矩阵的生成并不会申请新的内存空间，arm_mat_init_f32函数只是将已经存在的一个矩阵内存通过库中定义的一个struct结构体连接起来，结构体中有一个指向矩阵内存空间的指针，只是一个指针而已。 所以调用arm_ma
-
sudo apt update ubuntu20.04执行时遇到报错： W: GPG error: http://security.ubuntu.com/ubuntu xenial-security InRelease: The following signatures couldn't be verified because the public key is not available: N
-
现象： 我更新ubuntun18.04的软件源为国内，再执行apt-get update报错了。 root@c:/home/c# apt-get update 获取:1 http://mirrors.aliyun.com/ubuntu bionic InRelease [242 kB] 获取:2 http://mirrors.aliyun.com/ubuntu bionic-security In
-
RISC-V 指令集是基于精简指令集计算 RISC 原理建立的开放指令集架构，RISC-V 是在指令集不断发展和成熟的基础上建立的全新指令。RISC-V 指令集完全开源，设计简单，易于移植 Unix 系统，采用模块化设计，拥有完整的工具链，同时有大量的开源实现和流片案例。 特性 完全开源。对指令集使用，RISC-V 基金会不收取高额的授权费。开源采用宽松的 BSD 协议，企业完全自由免费使用，同时
-
labeled-RISC-V —— 标签化RISC-V项目 该项目基于 RocketChip 增加了标签功能, 给硬件请求打上标签, 赋予硬件区分, 隔离和优先化三种新能力。 目录结构： .├── board # supported FPGA boards and files to build a Vivado project├── boot
-
本文介绍了如何移植 RT-Thread Nano 到 RISC-V 架构，以 Eclipse GCC 环境为例，基于一个 GD32V103 MCU 的基础工程作为示例进行讲解。 移植 Nano 的主要步骤： 准备一个基础的 Eclipse 工程，并获取 RT-Thread Nano 源码压缩包。 在基础工程中添加 RT-Thread Nano 源码，添加相应头文件路径。 适配 Nano，主要从 中
-
RISC-V 与中断相关的寄存器和指令 [info] 回顾：RISC-V 中的机器态（Machine Mode，机器模式，M 模式） 是 RISC-V 中的最高权限模式，一些底层操作的指令只能由机器态进行使用。 是所有标准 RISC-V 处理器都必须实现的模式。 默认所有中断实际上是交给机器态处理的，但是为了实现更多功能，机器态会将某些中断交由内核态处理。这些异常也正是我们编写操作系统所需要实现的
-
如果数据库表中的列名和等价的javabean对象名称不相似，那么我们可以通过使用自定义的对象来映射它们。 看下面的例子。 为了理解上述与DBUtils相关的概念，让我们编写一个将运行读取查询的示例。创建一个示例应用程序。 更新在DBUtils入门程序中创建的文件:MainApp.java。 按照下面的说明编译并运行应用程序。 以下是的内容。 以下是文件的内容。 以下是文件的内容。 完成创建源文件后
-
我试图加载一个自定义的NiFi处理器，但无法让NiFi加载所有的.nar依赖项，尽管尝试了各种pom.xml配置。我在SO上遇到过一些类似的问题，但还没有找到这个问题的答案。