当前位置: 首页 > 软件库 > 其他开源 > 开源硬件 >

PicoRV32

尺寸优化的 RISC-V 处理器
授权协议 MIT
开发语言 C/C++
所属分类 其他开源、 开源硬件
软件类型 开源软件
地区 不详
投 递 者 颛孙博易
操作系统 跨平台
开源组织
适用人群 未知
 软件概览

PicoRV32 是实现 RISC-V RV32IMC 指令集的 CPU 内核。 它可以配置为 RV32E、RV32I、RV32IC、RV32IM 或 RV32IMC 内核,并且可选择包含一个内置中断控制器。

工具(gcc,binutils等)可以通过 RISC-V 网站获得。 与 PicoRV32 捆绑的示例期望将各种 RV32 工具链安装在 / opt / riscv32i [m] [c] 中。

PicoRV32 是根据 ISC 许可证(与MIT许可证或2条BSD许可证类似的许可证)免费开放的硬件。

  • PicoRV32是一个RISC-V的IMC实现,可以配置为RV32E,RV32I, RV32IM,RV32IMC,并包含一个内置的中断控制器。 PicoRV32是一个开源的RISC-V的软核,他遵循ISC的许可证,ISC许可证类似于MIT许可证 RV32E:包含16个寄存器 RV32I:RISC-V基础指令集 RV32IM:基础指令集+乘法指令集 RV32IMC:基础指令集+乘法指令集+压缩指令集

  • PicoRV32的配置选项,有以下: module picorv32 #( parameter [ 0:0] ENABLE_COUNTERS = 1, parameter [ 0:0] ENABLE_COUNTERS64 = 1, parameter [ 0:0] ENABLE_REGS_16_31 = 1, parameter [ 0:0] ENABLE_REGS_DUALPORT =

  • RISC-V 最早是UC Berkeley 1992年的一个项目并用于课程教学,是基于MIPS-II ISA演变而来。2000年MIT在此基础上进行项目研究,并在2002年进入了课程教学。RISC-V ISA是从2010年夏开始定义,已经与早期受MIPS启发的设计完全不同。 自从2014年5月RISC-V 2.0版本之后,RISC-V ISA被快速采用,在2015年8月开始成立了非赢利性的RISC

  • 我在windows7 32/64bit系统下都分别试过,编译 OK  采用的是 eclipse + GNU ,具体链接如下(32bit):  GNU 编译器 https://github.com/gnu-mcu-eclipse/riscv-none-gcc/releases/tag/v7.2.0-1-20171109[^] (gnu-mcu-eclipse-riscv-none-gcc-7.2.0

  • PicoRV32 支持RISCV基本指令集外,还支持压缩指令(C扩展),乘法指令(M扩展)。 PicoRV32对指令解码时候,读取一条32bit指令,首先判断指令的最低2bit是否是2'b11,如果2'b11则是一条32bit指令,否则是一条16bit指令(C扩展)。 针对RISCV 基础指令集,opcode占指令的低7位,低7位中最低两位用于区分16位和32位指令,则只有5bit用于区分指令类型

  • PicoRV32支持的指令。 RV32I指令共有47条,如下表 RV32I指令 bit31 -bit25 bit24 - bit20 bit19 - bit15 bit14 - bit12 bit11 - bit7 bit6 - bit0 指令类型 指令名称 PicoRV32 立即数[31:12] rd 7'b011_0111 U lui 支持 rd 7'b001_0111 U auipc 立即数

  • 这里以UBUNTU系统为例子,   1,首先需要安装以下包。 # Ubuntu packages needed: sudo apt-get install autoconf automake autotools-dev curl libmpc-dev -y sudo apt-get install libmpfr-dev libgmp-dev build-essential bi

 相关资料
  • 前言 使用 RT-Thread-Studio 进行工程构建时,为了实现业务需求,我们常常会增加驱动文件、组件或者软件包等等,并且在调试代码时也可能需要使能调试相关的功能(例如打开 ulog 功能 )或者自行打印一些调试的信息。因此,我们会编译得到一个稍微冗余的固件。对于 MCU 的 Flash 比较紧张时,我们需要考虑代码体积的优化,使其尽量精简,这样的代码在之后的迭代开发中才可以实现小而美的目标

  • RISC-V 指令集是基于精简指令集计算 RISC 原理建立的开放指令集架构,RISC-V 是在指令集不断发展和成熟的基础上建立的全新指令。RISC-V 指令集完全开源,设计简单,易于移植 Unix 系统,采用模块化设计,拥有完整的工具链,同时有大量的开源实现和流片案例。 特性 完全开源。对指令集使用,RISC-V 基金会不收取高额的授权费。开源采用宽松的 BSD 协议,企业完全自由免费使用,同时

  • labeled-RISC-V —— 标签化RISC-V项目 该项目基于 RocketChip 增加了标签功能, 给硬件请求打上标签, 赋予硬件区分, 隔离和优先化三种新能力。 目录结构: .├── board # supported FPGA boards and files to build a Vivado project├── boot

  • RISC-V 与中断相关的寄存器和指令 [info] 回顾:RISC-V 中的机器态(Machine Mode,机器模式,M 模式) 是 RISC-V 中的最高权限模式,一些底层操作的指令只能由机器态进行使用。 是所有标准 RISC-V 处理器都必须实现的模式。 默认所有中断实际上是交给机器态处理的,但是为了实现更多功能,机器态会将某些中断交由内核态处理。这些异常也正是我们编写操作系统所需要实现的

  • 本文介绍了如何移植 RT-Thread Nano 到 RISC-V 架构,以 Eclipse GCC 环境为例,基于一个 GD32V103 MCU 的基础工程作为示例进行讲解。 移植 Nano 的主要步骤: 准备一个基础的 Eclipse 工程,并获取 RT-Thread Nano 源码压缩包。 在基础工程中添加 RT-Thread Nano 源码,添加相应头文件路径。 适配 Nano,主要从 中

  • 像第七章描述的,指令cache是8k或16k。 如果代码的要害部位无法完全放进指令cache,那么可以考虑减小代码尺寸。 一般32位代码比16位代码大,因为32位代码的地址和数据常量是4个字节,16位代码是2个字节。 然而,16位代码有一些其它的惩罚诸如前缀的惩罚,同时访问邻近的字带来的问题(前述10.2章)。 减小代码尺寸的其它方法在下面讨论。 如果跳转地址,数据地址和数据常量在-128到127

  • 主要内容:jQuery 尺寸方法,jQuery 尺寸,jQuery width() 和 height() 方法,实例,jQuery innerWidth() 和 innerHeight() 方法,实例,jQuery outerWidth() 和 outerHeight() 方法,实例通过 jQuery,很容易处理元素和浏览器窗口的尺寸。 jQuery 尺寸方法 jQuery 提供多个处理尺寸的重要方法: width() height() innerWidth() innerHeight() ou

  • 灵感来自于在WooCommerce@LoicTheAztec的回答中显示购物车和订单项目的重量,通过将产品重量替换为产品尺寸进行了一些更改,我能够在购物车项目和订单项目上随处显示项目尺寸。 问题是我不知道如何显示标签或形容词: 西班牙网站的长度厘米x安乔厘米x阿尔托厘米。 我真的很感谢你的帮助。