在MIPS中组织管道

Question

我不确定以下属性如何影响5阶段MIPS设计（IF、ID、EX、MEM、WB）的管道执行。我只需要一些清理。

• 只有1个内存端口
• 没有数据备份。
• 分支摊位直到*阶段结束

1个内存端口是否意味着我们在读/写mem时无法提取或写入（即lw上的mem阶段，您无法输入IF或其他mem的软件）？如果没有转发，这是否意味着一条指令要在它所依赖的前一条指令的WB阶段之后或之后才能进入ID阶段？Idk分支失速的含义

Answer 1

评论：IF和MEM访问不同的内存部分。一个是数据内存（. data）和另一个指令内存（. code或. text）。它是这样设计的，以便在IF和MEM期间访问内存不会导致结构停顿。. data使用的区域是堆栈使用的区域，堆栈传统上位于. data扇区的“末尾”。这就是为什么如果您在将数据保存到堆栈之前不从堆栈指针地址中减去，您就会冒着覆盖程序代码的风险。由于MIPS允许您手动指定堆栈地址，因此有些人选择将堆栈放在末尾的“前面”一点，以避免出现问题，如果他们知道他们将有空间并且不会覆盖MEM中的变量。例如，在WinMIPS64中将堆栈放在0x300而不是0x400。我不确定这是否是好的做法。但我听说有人这样做。

Answer 2

一个常见的假设是，您可以在周期的前半部分写入，在周期的后半部分读取。

假设I1是您的第一条指令，I2是您的第二条指令，并且I2使用I1正在修改的寄存器。

>

仅1个内存端口。这意味着您不能在管道的两个不同阶段同时读取或写入内存。例如，如果I1处于MEM阶段，则另一条指令不能同时处于if阶段，因为这两条指令都需要内存访问。

无数据转发。数据转发反映了这样一个事实，即在I1的EX阶段结束时，您将数据转发到I2的ID周期。因此，无转发意味着管道必须等待I1的WB阶段进入I2的ID阶段。使用asumption，您可以与前一条指令的WB阶段同时进入ID阶段，因为WB将在周期的前半部分写入内存，ID将在周期的后半部分从内存读取。

分支暂停，直到EX阶段结束。这是一种常见的假设，它不使用分支预测技术。它只是说明，分支后的指令必须等到EX阶段结束后才能启动ID阶段。回想一下，要执行的下一条指令的地址仅在分支指令的前一级已知。