当前位置：首页 > 软件库 > 手机/移动开发 > 手机开发工具 >

Chisel

LLDB 指令集合

授权协议 BSD

开发语言 Python

所属分类手机/移动开发、手机开发工具

软件类型开源软件

地区不详

投递者牛枫

操作系统 iOS

开源组织 Facebook

适用人群未知

软件概览

Chisel 是一个 LLDB 指令集合，用户辅助 iOS 应用差错。

示例代码：

#!/usr/bin/python
# Example file with custom commands, located at /magical/commands/example.py

import lldb
import fblldbbase as fb

def lldbcommands():
  return [ PrintKeyWindowLevel() ]

class PrintKeyWindowLevel(fb.FBCommand):
  def name(self):
    return 'pkeywinlevel'

  def description(self):
    return 'An incredibly contrived command that prints the window level of the key window.'

  def run(self, arguments, options):
    # It's a good habit to explicitly cast the type of all return
    # values and arguments. LLDB can't always find them on its own.
    lldb.debugger.HandleCommand('p (CGFloat)[(id)
[(id)[UIApplication sharedApplication] keyWindow] windowLevel]')

使用案例

Chisel介绍

Chisel是由伯克利大学发布的一种开源硬件构建语言，通过使用高度化的参数生成器和分层的专用硬件设计语言来支持高级硬件设计。重要特性：内嵌Scala编程语言层次化+面向对象+功能构建使用Scala中的元编程可以高度地参数化支持专用设计语言的分层生成低级Verilog设计文件，传递到标准ASIC或FPGA工具采用Chisel设计的电路，经过编译，可以得到针对FPGA、ASIC的Veri
第零章序 Chisel教程汇总

笔者目前西安交通大学微电子硕士在读，研究方向为数字集成电路设计与体系结构。鉴于目前RISC-V的火热程度，笔者参与了课题组的RISC-V项目，并了解、学习了颇受关注的新型硬件构建语言——Chisel，当前参与的神经网络加速器设计便是使用Chisel开发的。这是一门敏捷开发语言，据称要比传统的Verilog语言快很多。在亲身使用过后，笔者发现确实快了不少。这主要得益于Scala作为高级语言的简洁风格
Chisel学习笔记

github同步更新 chisel-learning chisel-learning 报错解决 switch报错数据类型错误模块间传递数据位宽参数 Bool类型赋值无隐式时钟域复位信号报错在when中对io端口数据进行修改 scala版本导致的错误 reset类型错误引用的包包含同名字段 io中使用数组学习问题溢出修改UInt某一位状态无法保持端口错误优化 memory载入数据
Chisel Tutorial（一）——Chisel介绍

Chisel是由伯克利大学发布的一种开源硬件构建语言，建立在Scala语言之上，是Scala特定领域语言的一个应用，具有高度参数化的生成器(highly parameterized generators)，可以支持高级硬件设计。其特点如下，部分特点找不到合适的中文表述，暂时没有翻译，哪位童靴有合适的翻译可以及时说说啊。 Hardware construction language (not C
Chisel（一）初识

学习更多相关知识，关注博主知乎账号，用户名Trustintruth https://www.zhihu.com/people/suo-yi-xin-90/activities 这个夏天，一个很奇妙的机会，突然触碰到一个全新的东西，那就是Chisel。首先感谢 _iChthyosaur的博客 https://blog.csdn.net/qq_34291505/article/details/8
【Chisel文档】从一个硬件模块的例子中了解Chisel

1. 从第一个例子中学习本节将介绍新手使用者的第一个硬件模块、一个测试用例以及如何运行它。它会包含很多我们不理解的东西，这没关系。让我们忘记大致的轮廓，这样就可以不断地返回到这个完整的、可工作的示例来巩固我们所学到的内容。像Verilog一样，我们可以在Chisel中声明模块定义。下面的例子是一个Chisel Module， Passthrough，它有一个4位输入in和一个4位输出o
Chisel入门教程

Chisel的基本概念 1、Chisel硬件表达此版本的Chisel只支持二进制逻辑，不支持三态信号。 2、Chisel数据类型数据类型用于指定状态元素中保存的值或wire上传输的值。类型有SInt，UInt，Bool，Bundle，Vcc。 Bundles&Vecs Bundle和Vec是可以允许用户使用其他数据类型来扩展Chisel数据类型集合的类。Bundle用class来定义，用
chisel中=和:=的区别

学了chisel有一段时间了，最近发现一些基础的概念还是不行不清楚，绝了。。。。码一下供参考　在Chisel里，所有对象都应该由val类型的变量来引用，因为硬件电路的不可变性。因此，一个变量一旦初始化时绑定了一个对象，就不能再发生更改。但是，引用的对象很可能需要被重新赋值。例如，输出端口在定义时使用了“=”与端口变量名进行了绑定，那等到驱动该端口时，就需要通过变量名来进行赋值操作，更新数据。很显

Chisel

同类工具

相关阅读

相关文章

相关问答

相关文档