Spike RISC-V ISA模拟器，它实现了一个或多个RISC-V harts的功能模型。 它以用于庆祝美国横贯大陆铁路完工的金色尖峰命名。
支持如下 RISC-V 特性：
- RV32I and RV64I base ISAs, v2.1
- Zifencei extension, v2.0
- Zicsr extension, v2.0
- M extension, v2.0
- A extension, v2.0
- F extension, v2.2
- D extension, v2.2
- Q extension, v2.2
- C extension, v2.0
- V extension, v0.7.1 (requires a 64-bit host)
- Conformance to both RVWMO and RVTSO (Spike is sequentially consistent)
- Machine, Supervisor, and User modes, v1.11
- Debug v0.14
-
前言 riscv-isa-sim是RISCV指令集的一个模拟器，可以在非RISCV的平台上编写、编译并运行RISCV程序，方便相关人员的学习和研究。关于RISCV的相关背景知识本文不再赘述，相关内容在网上多如牛毛，本文重点关注如何在PC上配置RISCV模拟器，并就配置过程中遇到的问题给出解决方法。 为了方便讨论和实践，我们选取Ubuntu 18.04 64bits作为实验平台。在用户目录下建立ri
-
3.3 riscv-isa-sim的使用 主要资料来源： https://github.com/riscv/riscv-isa-sim/tree/d48f107dba6a96fb827cb47fdf290261feadeb35 riscv-isa-sim是一个RISC-V指令的仿真器，riscv-isa-sim的正常运行需要依赖riscv-pk和riscv-fesvr工具。前面有对这些工具的说明。
-
riscv-isa-sim This post collect the reference resource for x86-64 (also know as Intel 64, AMD 64) ISA / assembly language programming. x86-64 is a 64-bit extension of the Intel x86 instruction set. 这篇
-
Mac(m1)安装6.S081所需实验环境 riscv-tools 0. 说明 官网安装教程 实验所需环境中，只有riscv-tools不能通过brew正确安装。。。 理论上使用brew安装是可以的⬇️ $ brew tap riscv/riscv $ brew install riscv-tools 不过不知道是不是因为m1的缘故，上面命令总会出现问题，安装不成功，因此我使用git命令去安装，
-
搭建pulp-platform/ara测试环境 ara是一个比较完整的开源riscv-vector加速器，也是目前为止我所见到的最认真、更新最积极的riscv-vector加速器项目。不过pulp项目组比较高冷，其入门帮助写的比较简略，我在配置这个项目时踩了不少坑，故记录分享一下经验。 我的系统：deepin 20.4（其它Debian发行版可以参考） clone项目：git clone http
-
主要参考了这几篇文章： 总纲：RISCV仿真环境搭建：riscv-tools_Like_ai的博客-CSDN博客 riscv-gnu-toolchain：搭建RISC-V编译环境与运行环境 - 知乎 (zhihu.com) riscv-gnu-toolchain代码下载：riscv-gnu-toolchain工具链-从下载到运行_limanjihe的博客-CSDN博客_riscv-gnu-tool
-
GCC RISCV环境搭建 在搭建环境之前有两个注意点一定要遵循 a、不要试着在windows下使用wsl搭建环境，直接使用ubantu虚拟机就行 b、安装文件的路径一定不要包含中文名称 1、这里使用的是Vmware，ubantu18-64位。安装riscv工具链需要clone几个G的文件，在开始搭建环境之前，强烈建议先解决好git clone速度过慢的问题。 2、搭建环境前安装如下依赖 sudo
-
问题描述 之前搞嵌入式开发的时候研究过 riscv 架构，一直想用 qemu 跑这个架构 的内核来进一步理解操作系统中某些硬件相关的知识，就按照网上的帖子 尝试了下，结果没有搞出来。在这里我先记录下遇到的一些问题，以后抽 时间继续搞一下吧。 编译运行 busybox 程序的问题 编译器版本过高导致程序无法运行 交叉编译 busybox 程序后，运行 busybox 程序会报如下错误： [longy
-
本文写在安装成功一天后，由于安装过程中遇见了极多问题，只能凭借记忆回想全过程，尽最大努力完善本教程，还请多多见谅！ 参考文章/文档： 1.谨以此写下本人安装riscv的全过程 简单易懂！！（本人环境是在ubantu18.04中） 2.GitHub：riscv-tools 3.GitHub：RISC-V GNU Compiler Toolchain 4.GitHub：Spike RISC-V ISA
-
Mon, Jul 10, 2017 gem5 This is a tutorial on how to add an instruction to the RISCV ISA, how to write program with the special instruction. I will also talk about how to add the new instruction to
-
伯克利乱序执行RISC-V处理器（The Berkeley Out-of-Order RISC-V Processor）。 riscv-boom 是用Chisel硬件构造语言编写的RV64G RISC-V超标量Berkeley乱序机（BOOM）的源存储库。 BOOM是一个可合成的核心，目标ASIC过程。 它可以在FPGA（zc706上为50 MHz）上运行，但是将其优化为FPGA软核是一个非目标。
-
RISC-V Reference Card An unofficial reference sheet for RISC-V, the free and libre ISA from Berkeley. (PDF). What's inside? The base ISA (RV32I), with opcode values and C-like descriptions Standard IS
-
riscv-rootfs 是一个用于构建运行在 RISC-V Linux 上的 initramfs 简易文件系统镜像
-
此存储库包含用于执行RV32I RISC-V指令（http://riscv.org/）和一些用于测试的外设的简单CPU设计的VHDL源。还包括Terasic DE0-Nano板（包含Altera Cyclone IV FPGA）的项目文件和一些程序（主要是汇编器）来测试设计。 主要设计目标是设计的简单性和关于FPGA资源消耗的轻便性。目前，完整的设计在Cyclone IV FPGA上约为1400
-
阿里巴巴旗下的平头哥半导体（T-Head）已经成功将 Android 10 移植到自己的 RISC-V 芯片上。 Android 10 系统已经可以在玄铁 910 芯片上流畅运行。ICE EVB 是 T-Head 开发的基于玄铁 C910 的高性能 SoC 板。ICE SoC 集成了 3 个玄铁 C910 内核（RISC-V 64）和 1 个 GPU 内核，具有高速、智能、高性价比的特点。该芯片可
-
riscv-gnu-toolchain 是一个用来支持 RISC-V 为后端的C和C++交叉编译工具链, 包含通用的ELF/Newlib和更复杂的Linux-ELF/glibc两种工具链. 获取源码： $ git clone --recursive https://github.com/riscv/riscv-gnu-toolchain 或者 : $ git clone https://githu