Quartus Design Partition 原则

在介绍原则之前需要区分几个基本的概念：Design Partition 和 Logic Lock

Design Partition 旨在设计逻辑分区 而 Logic Lock为物理分区。

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

另外引申出一个概念: Incremental Compilation（增量式编译 也被称为 渐进式编译）：

 Logic Lock并非Incremental Compilation的一部分，而是Incremental Compilation时建议设计者使用Logic Lock，以此来提升Fmax。（有机会的话再来归纳一下Logic Lock技巧和经验）

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

至于Design Partition在软件中怎么使用，网站上有很多操作指导。

Design Partition 会优化资源利用率（logic-utilization）并改善时序裕量（timing-slack）。简而言之： Design Partition会优化 Area 和 Slack；Design Partition也会减少工程的编译时间。

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

这里主要根据以往经验将Design Partition 原则归纳一下（会陆续更新）

1. 分区不宜多：一般的工程设计分区建议在4~8个。
2. 控制分区大小：一般建议大于1000LE或者ALM。（1ALM = 2ALUT and 2FF）
3. 外设逻辑和内核逻辑放置在不同的区域。
4. 相同或者功能相近的外设接口，如果引脚相邻的话可以放置在同一分区。
5. 不同分区之间的连接越少越好。