use of clock signal in expression not supported

不能在表达式中使用时钟信号。

always @(posedge clk_in)
begin
	bt1120_clk_output <= clk_in;//不能在表达式中使用clk信号
	rstn_d1 <= rst_n;
	rstn_d2 <= rstn_d1;
end