如何体验“LFENCE或SFENCE无法通过早期读/写”

Question

我正在做一些关于功能安全的事情。我需要验证一些X86 CPU指令，例如LFENCE、SFENCE和MFENCE。

现在，我可以根据Intel SDM第8.2.3.4章“加载可能会与早期存储一起重新排序到不同位置”，体验MFENCE。

"xor %0, %0\n\t                 "
"movl $1, %1\n\t                "
"mfence\n\t                     "   
"movl %2, %0\n\t                "
: "=r"(r1), "=m" (X)             
: "m"(Y)                         
: "memory"); 

"xor %0, %0\n\t                 "
"movl $1, %1\n\t                "
"mfence\n\t                     "   
"movl %2, %0\n\t                "
: "=r"(r2), "=m" (Y)
: "m"(X)
: "memory");

以上代码只有经验MFENCE才能阻止内存重新排序。（通过在两个处理器中删除mfence之前/之后检测r1和r2的不同值）

所以我想知道如何像上面一样验证LFENCE和SFENCE。我在SDM中没有找到任何逻辑。

Answer 1

相关：Intel内存型号是否使SFENCE和LFENCE冗余？

除非您使用NT存储，否则sfence没有实际效果。如果NT存储数据，然后是指向该数据的指针（或“就绪”标志），则即使读卡器看到新的指针/标志值，也可以看到数据的旧值<代码>sfence可用于确保两个存储在程序顺序中变得可见。

除非您从WC内存区域（如视频RAM）执行NT加载，否则lford对于内存排序是无用的。您将很难创建一个注释它会在内存排序中产生可检测的不同的情况。

lford的主要用途是序列化执行，而不是内存。有关增加长度，请参阅了解lford对具有两个长依赖链的循环的影响

既然你问的是C而不仅仅是ami，那么关于什么时候应该使用_mm_sfence（）和其他内在函数有一个相关的答案。我什么时候应该使用_mm_sfence_mm_lfence和_mm_mfence（通常你只需要ash（"::："内存"）；除非NT存储正在运行，因为阻塞编译时重新排序可以让你获得acq/rel排序，而无需任何运行时屏障指令。）

脚注1：正常WB（写回）内存可缓存性设置也是如此。在普通操作系统下的用户空间中，除非您做了一些非常特殊的事情，否则这就是您一直拥有的。

对于其他内存类型（MTRR或PAT设置）：不可缓存内存上的NT存储没有特殊效果，并且仍然是强有序的。WC、WB或WT内存（或WC内存的普通存储）上的NT存储是弱有序的，并且在为另一个线程存储buffer_ready标志之前使用sford很有用。

SSE4.1来自WB内存的加载不是弱有序的。与存储不同，它不会覆盖内存类型的排序语义。在当前的CPU上，WB内存上没有发生任何特殊情况；他们只是一个效率较低的movdqa。仅在WC内存上使用它们。