英特尔SFENCE有发布语义学吗？

Question

似乎获得和释放语义学的公认定义是这样的：（引用自http://msdn.microsoft.com/en-us/library/windows/hardware/ff540496（v=vs.85）. aspx）

如果其他处理器总是在任何后续操作的效果之前看到其效果，则该操作具有acquire语义。如果其他处理器在操作本身的效果之前看到前面每个操作的效果，则操作具有释放语义。

我简单地读过关于半记忆障碍的存在，假设它们是按照上面描述的相同语义，以获得障碍和释放障碍的形式出现的。

查找硬件指令的真实示例时，我遇到了SFENCE。还有这个博客(http://peeterjoot.wordpress.com/2009/12/04/intel-memory-ordering-fence-instructions-and-atomic-operations/)表示它是一种释放Geofence/屏障：

Intel提供双向Geofence指令MFENCE、获取GeofenceLFENCE和释放GeofenceSFENCE。

然而，阅读SFENCE的定义，它似乎没有提供释放语义学，因为它根本不与加载同步？而我所理解的释放语义学定义了所有内存操作（加载

Answer 1

LFENCE没有获得语义；SFENCE没有发布语义。这有一个很好的理由：有一个带有获取语义或释放语义的独立fence指令，结果几乎是完全无用的。要使获取/释放发挥任何作用，它必须与内存操作相关联。

例如，考虑在两个线程之间发送数据的常见习惯用法：

1. 处理器A写入缓冲区。
2. 处理器A将“true”写入标志。
3. 处理器B等待直到标志为真。
4. 处理器B读取缓冲区。

请注意，处理器A必须确保在写入缓冲区后看到它对标志的写入。现在假设我们有一个“RFENCE”指令，它是一个释放Geofence。如果我们将指令放在步骤（1）之后，它就没有用了，因为步骤2中的写入被允许看起来像是在RFENCE上向上迁移，在步骤1上向上迁移。

类似的论证表明，执行采集的“AFENCE”指令对于确保步骤3中的标志读取不会在步骤4中向下迁移同样无用。

安腾优雅地解决了这个问题，它提供了带释放的写入和带获取的加载指令，将栅栏与内存操作联系起来。

回到IA-32和Intel64：如果一个程序不使用“非时态”指令，那么其余指令的行为就像每个加载都执行“获取”，每个存储都执行“释放”。请参阅《英特尔64和IA-32体系结构开发人员手册》第3A卷第8.2.3节（及各小节）。如果涉及到“非暂时性”存储，您有几种方法来实施隔离：

• 使用SFENCE
• 使用MFENCE-有些过分
• 使用带锁前缀的指令（如“LOCK INC”）写入标志。带锁前缀的指令隐式具有MFENCE
• 使用XCHG写入标志，它的作用就像它有一个隐式锁前缀一样

例如，如果在前面的习惯用法中，缓冲区是使用非临时存储写入的，那么让处理器在步骤1和2之间发出一个SFENCE或MFENCE。或者使用XCHG写入标志。

上述所有备注均适用于硬件。使用高级语言时，请确保编译器不会破坏事件的关键顺序。C 11原子操作库的存在使您可以告诉编译器和硬件您想要什么。