将两个DWORD封装到一个QWORD中以节省存储带宽

Question

top:
mov eax, DWORD [rsi]
mov DWORD [rdi], eax
mov eax, DWORD [rdx]
mov DWORD [rdi + 4], eax
; unroll the above a few times
; increment rdi and rsi somehow
cmp ...
jne top

自然出现的一个想法是将两个Dword加载组合到单个Qword存储中，这是可能的，因为存储是连续的。像这样的方法可以奏效：

top:
mov eax, DWORD [rsi]
mov ebx, DWORD [rdx]
shl rbx, 32
or  rax, rbx
mov QWORD [rdi] 

基本上，执行两次加载，并使用两个ALU操作将它们组合成一个qword，我们可以用一个存储库存储它。现在我们遇到了uops的瓶颈：每2个Dwords 5个uops--因此，每个Qword或每个Dword为1.25个循环或每个Dword为0.625个循环。

已经比第一个选项好得多了，但我不禁认为这种洗牌有更好的选择--例如，我们使用普通加载浪费了uop吞吐量--感觉我们应该能够将至少一些ALU操作与带有内存源操作数的加载结合起来，但我在Intel上遇到了很大的困难：内存上的SHL只有一个RMW表单，SHLX和ROLX不进行微融合。

另外，通过使第二次加载的Qword加载偏移量为-4，我们似乎可以免费获得移位，但这样我们就只能清除加载Dword中的垃圾。

我对标量代码感兴趣，并对基本x86-64指令集和更好版本的代码感兴趣，如果可能的话，还有有用的扩展，如BMI。

Answer 1

似乎我们可以通过使第二次加载的QWORD加载偏移量为-4，来获得免费的移位，但这样我们就可以清除加载Dword中的垃圾了。

如果对于正确性和性能（高速缓存行拆分…)来说，更宽的负载是可以的，我们可以使用shld

top:
    mov eax, DWORD [rsi]
    mov rbx, QWORD [rdx-4]     ; unaligned(?) 64-bit load

    shld rax, rbx, 32          ; 1 uop on Intel SnB-family, 0.5c recip throughput
    mov QWORD [rdi], rax

MMXpunpckldq mm0,[mem]微保险丝SNB系列（包括Skylake）。

top:
    movd       mm0, DWORD [rsi]
    punpckldq  mm0, QWORD [rdx]     ; 1 micro-fused uop on Intel SnB-family

    movq       QWORD [rdi], mm0

 ; required after the loop, making it only worth-while for long-running loops
 emms

不幸的是，punpckl指令的内存操作数是向量宽度的，而不是半宽度的。这通常会破坏它们本来很完美的用途（尤其是必须对齐16B内存操作数的SSE2版本）。但是请注意MMX版本（只有qword内存操作数）没有对齐要求。

这样一个令人沮丧和无用的设计决定（大概是在装载端口可以免费零扩展之前做出的，并且没有与AVX固定）。至少我们有movhps作为memory-sourcepunpcklqdq的替代品，但是不能替代实际洗牌的更窄的宽度。

为了避免CL-拆分，还可以使用单独的MOVDload和punpckldq，或SSE4.1pinsrd。有了这个，MMX就没有理由了。

top:
    movd       xmm0, DWORD [rsi]

    movd       xmm1, DWORD [rdx]           ; SSE2
    punpckldq  xmm0, xmm1
    ; or pinsrd  xmm0, DWORD [rdx], 1      ; 2 uops not micro-fused

    movq       QWORD [rdi], xmm0

显然，AVX2vpgatherdd是一种可能，并且可能在Skylake上表现良好。