PULP项目笔记

（1）项目首地址：https://github.com/pulp-platform

（2）soc目标地址：https://github.com/pulp-platform/pulpino

（3）sdk地址：https://github.com/pulp-platform/pulp-sdk

（4）编译工具链：https://github.com/pulp-platform/pulp-riscv-gnu-toolchain

（4）项目移植总结:http://www.digilent.com.cn/community/566.htm

推荐开发板前人总结：https://blog.csdn.net/leishangwen/article/details/51636302

PULPino是一款开放源码的处理器，由瑞士苏黎世联邦理工学院(ETH Zurich)与意大利博洛尼亚大学(University of Bologna)开发。PULPino基于32位核心RI5CY，支持RISC-V整数指令集(RV32I)、压缩指令集(RV32C)以及部分乘法指令集扩展(RV32M)，也提供了一些非标准的指令扩展。

PULPino硬件设计基于System Verilog语言，提供了完整的验证环境和脚本，包括RTL仿真，软件编译，boot code，以及FPGA编译等。目前提供的FPGA环境基于Zypo或者zedboard开发板，使用Zynq7000通过PULPino的SPI Slave接口访问内部程序/数据存储器。

注：PULP = Parallel Ultra Low Power

官方主页：http://www.pulp-platform.org/

soc源码：https://github.com/pulp-platform/pulpino

编译工具：https://github.com/pulp-platform/ri5cy_gnu_toolchain