IBIS-AMI
AMI
AMI，算法建模接口，是为实现更好地通道建模而在2007年对IBIS进行的扩展。Cadence在推动AMI标准化流程方面处于领先地位。AMI中的“算法”是指它是可执行代码（可以用任何语言编写，C语言最为典型），并与传统的IBIS电路级模型共同工作。通过使用编译代码，而不是像IBIS这样的文本文件，AMI允许用户更深入地访问片上技术而无须担心泄露任何“秘密资料”。由于通常发射端与接收端制造商并不相同，AMI可实现即插即用仿真。
不同于并行链路，高速串行链路不需要大量引脚并成为了数据进出芯片和存储器的主要方式。然而，它却需要大量的数据流量被进行仿真，这就是AMI所要解决的问题。而大量数据流量需要被仿真的原因有三：
1.确保链路可靠地工作需要创建眼图（如下图所示）。为了保证眼图睁眼则需要仿真大量数据，一方面确保信号总是远低于或高于眼睛，另一方面确保重新生成的时钟精准到足以使中点位于眼睛的中心。
2.串行链路的主要特点是误码率（BER），其在10-12或10-16的情况下可为1。使用SPICE也许可以仿真几百位数据，但通常而言要获得精确估计的BER则需要仿真一百万位数据。
3.数千兆位SerDes使用自适应均衡，而不是“一劳永逸”的初次设置事后不管的均衡方式。在均衡稳定和锁定之前需要大量的数据流量，而这一切发生在传输任何实际流量开始之前。自适应均衡在每千位数据左右进行一次调整：使时钟再生从而保持眼睛居中，同时尽量将峰值分布在通过接收端的0和1上以使它们保持良好分离（并尽量保持较窄的分布距离，以避免信号有时会使眼睛缩小的情况）。
十年以来，数据速率已从2.5Gbps提高到25Gbps，并且将很快提高到120Gbps。随着未来的设计水平不断提高，400Gbps甚至1Tbps（1000Gbps）的数据速率指日可待。信号编码已经从单眼发展到多眼PAM4，这就对设计精度提出了更高的要求。
基本要求是需要用非常快速和精确的均衡模型来仿真非常大的比特流。AMI可以完全满足此项要求。
串行链路的信号完整性分析由三个阶段组成：首先表征通道，然后执行大比特流通道仿真，最后对输出进行后处理以检查睁眼情况和BER值。
表征通道由脉冲响应实现。输入一个阶跃信号，并使用电路仿真器获得阶跃响应，进而推导出脉冲响应并捕获驱动器和接收器之间的任何互连行为。
通过将脉冲响应与比特流卷积产生原始波形，实现通道仿真。即使在进行复杂的自适应均衡时，数百万位数据的仿真也可以在几分钟内完成。上图展示了这些部分的联系。
http://www.spisim.com/zhtw/ibis-ami-ctle%E4%BA%8C%E4%B8%89%E4%BA%8B/
http://www.elecfans.com/d/707752.html
https://people.engr.tamu.edu/spalermo/ecen720.html