Intel Tick-Tock

        Intel在2007年正式提出Tick-Tock（源于时钟秒钟转动发出的声音）的发展战略模式，Intel认为为了更有效率的开发处理器芯片制造业务，处理器微架构的每次更新和处理器芯片每次的更新时间应该错开。Tick代表处理器芯片制造工艺（制程）的更新，在处理器性能相同情况下，芯片面积缩小，减少能耗和发热量。Tock代表在上一次Tick基础上更新微处理器架构，提升性能。一般Tick-Tock周期为两年，Tick和Tock各占一年。

   由于每一代新处理器性能和上一代处理器性能的差距很小，又被戏称为“挤牙膏策略”。

   在2016年Intel宣布将Tick-Tock放缓至三年一循环，增加了优化环节，进一步减缓实际更新速度。当前的三个环节为：

制程：在架构不变的情况下，缩小晶体管体积，以减少功耗及成本
架构：在制程不变的情况下，更新处理器架构，以提高性能

优化：在制程及架构不变的情况下，进行修复及优化，将BUG减到最低，并提升处理器时钟频率

Intel产品发布路线图

微架构更新		微架构	制造工艺/制程	发布时间	处理器
					八路/四路服务器平台 处理器核心代号	四路/双路服务器/工作站平台 处理器核心代号	极致性能/工作站平台 处理器核心代号	主流桌面平台 处理器核心代号	移动平台 处理器核心代号	处理器品牌
Tick	制程	Presler, Cedar Mill, Yonah	65纳米	2006年1月5日			Presler	Cedar Mill	Yonah	Core Pentium 4 Pentium D Pentium M Pentium Dual-Core Celeron
Tock	架构	Core		2006年6月27日			Kentsfield	Conroe	Merom	Core 2 Pentium Dual-Core Pentium Celeron Dual-Core Celeron Celeron M
Tick	制程	Penryn	45纳米	2007年11月11日	Dunnington	Harpertown	Yorkfield	Wolfdale	Penryn
Tock	架构	Nehalem		2008年11月17日	Nehalem-EX (Beckton)	Nehalem-EP (Gainestown)	Bloomfield	Lynnfield	Clarksfield	Core i3 Core i5 Core i7 Pentium Celeron Xeon
Tick	制程	Westmere	32纳米	2010年1月4日	Westmere-EX	Westmere-EP	Gulftown	Clarkdale	Arrandale
Tock	架构	Sandy Bridge		2011年1月9日	—	Sandy Bridge-EP	Sandy Bridge-E	Sandy Bridge	Sandy Bridge-M
Tick	制程	Ivy Bridge	22纳米	2012年4月23日	Ivy Bridge-EX	Ivy Bridge-EP	Ivy Bridge-E	Ivy Bridge	Ivy Bridge-M
Tock	架构	Haswell		2013年6月4日至6月8日	Haswell-EX	Haswell-EP	Haswell-WS	Haswell	—
Process	制程	Broadwell[9]	14纳米[10]	2014年1月		Broadwell-EP	Broadwell-E	Broadwell-C	Broadwell-H/Broadwell-U/Broadwell-Y
Architechture	架构	Skylake		2015年8月5日				Skylake-S	Skylake-H/Skylake-U/Skylake-Y
Optimization	优化	Kaby Lake		2016年8月30日				Kaby Lake-S	Kaby Lake-H/Kaby Lake-U/Kaby Lake-Y
Optimization	优化	Coffee Lake	14奈米++	2017年10月5日				Coffee Lake-S
Process	制程	Cannon Lake	10纳米	2018年
Architechture	架构	Ice Lake		2019年
Optimization	优化	Tiger Lake		2020年
Optimization	优化		10奈米++	20xx年
Process	制程		7纳米	20xx年
Architechture	架构			20xx年
Optimization	优化			20xx年
Optimization	优化		7奈米++	20xx年