cadence使用教程

前言

简介

• cadence： or cad and allegro SPB

---

具体功能模块

• Design Entry CIS:

Cadence公司收购的OrCAD公司的旧版本Capture和Capture CIS，是国际上通用的、标准的原理图输入工具，设计快捷方便，图形美观，与Allegro软件平台实现了无缝链接。

• Design Entry HDL：

是旧版本的ConceptHDL，提供了基于Design Capture环境的原理图设计，允许使用表栺、原理图和Verilog HDL进行设计。

• Design Entry HDL Rule Checker：

检查Design Entry HDL规则的工具。

• Or CAD Capture：

原理图设计工具。

• Or CAD Capture CIS：

原理图设计工具。

• Package Designer：

高密度IC封装设计和分析。

• PCB Editor：

完整的PCB设计工具。

• PCB Router：

CCT布线器。

• PCB SI：

建立数字PCB系统和集成电路封装设计的集成高速设计和分析环境，可以解决电器性能相关问题，如信号完整形、串扰、电源完整性和EMI。

• Physical Viewer：

Allegro浏览器模块。

• Project Manager：

Design Entry HDL的项目管理器。

• PSpice AD：

原理图仿真工具。

• Sip：

是一种在基板上同时粘着两块以上芯片的单片封装。

• System Digital Architect:

Sip数字结构图。

• System Architect：

系统结构图。

---

电路板设计流程

1.案例分析

决定原理图电路如何设计、决定电路板如何规划

2.绘制原理图元器件
3.绘制电路原理图

根据电路复杂程度决定是否需要使用层次原理图。完成原理图后，用 ERC（电气规则检查）工具查错，找到出错原因幵修改原理图电路，重新查错到没有原则性错误为止。

4.电路仿真
5.绘制元器件封装
6.设计PCB电路板

首先绘出PCB板的轮廓，确定工艺要求（使用几层板等），然后将原理图传输到PCB板中，在网络报表（简单介绍来历功能）、设计规则和原理图的引导下布局和布线。最后利用DRC（设计规则检查）工具查错。

7.文档整理

---