Serial RapidIO Gen2 IP 说明（三）

---

---

前言

        继续接着上篇文章，介绍 Serial RapidIO Gen2 IP 的具体端口信息。

Serial RapidIO Gen2 IP 说明（一）

Serial RapidIO Gen2 IP 说明（二）

---

---

一、端口描述

1、缓冲设计接口

        缓存设计主要对接物理层，对发送、接受的数据包进行缓存。传输缓冲区负责对传出事务进行排队，并管理这些数据包通过链路接口流入PHY的流量。TX和RX缓冲区大小可通过Vivado IDE配置为深度为8、16或32个数据包的值。TX缓冲区是一个存储转发缓冲区，设计用于低 包到包 延迟，以最大化流吞吐量。传输缓冲器必须保持每个数据包，直到链路设备成功接收到它为止，此时数据包被释放，以便为其他数据包腾出空间。在缓冲区中累积多个未发送的数据包的情况下（这通常发生在流控制发生时），BUF根据类型和优先级对数据包进行重新排序，首先发出响应数据包，然后发出请求。

        此外，BUF在必要时处理时钟跨越叉。在生成IP时，可以添加或删除跨时钟域处理逻辑。

建议：建议所有多通道内核使用跨时钟域处理逻辑，因为PHY在启动和列车停站情况下，时钟是动态的。这允许用户逻辑